更改倍频很简单，就是通过PLL CLOCK MULTIPLIER完成。我们从头来看一下。

主板上有好几个晶振，其中最重要的就是XTAL：

它提供了基准的24MHz频率。它接入南桥PCH的嵌入式时钟控制器ICC（Integrated Clock Control），经过其中的PLL和差分器，输出100MHz的时钟信号CLKOUT_CPUBCLK_PIN：

大黑框里面就是ICC

这个CLKOUT_CPUBCLK_PIN就是大名鼎鼎的BCLK：

注意我选择的是不支持超频的Standard Profile，如果是想要超频，需要BIOS选择Overclock profile：

BIOS可以通过调节BCLK PLL来调整输出给CPU的BCLK，可以以1MHz的步进进行调节。这些资料来源于PCH Z270的芯片手册(datasheet）

BCLK也叫做基频（Base Clock，BCLK），它像雪山上留下的第一股泉水，从南桥流出，汇入CPU，从此不断分叉，滋养了其中大多数IP，如内核、核显，也包括今天的主角CPU Cores：

它是基准频率，其他的频率都是在它的基础上变换出来的：

CPU中的各个器件并不是工作在100MHz上，各个IP有自己的倍频（Multiplier)自己服务。例如CPU内核的频率就是这样计算的：

CPU主频 = 基频BCLK × 倍频

举个例子，标称3.5GHz的CPU，它的基频是100MHz，内核的倍频是35，算下来就是

100 × 35 = 3500MHz=3.5GHz

十分简单，是不是？

这个倍频器（Multiplier)又是谁来操作，怎么操作的呢？

倍频器（Multiplier)

举个PLL Clock Multiplier的例子：501A .它的原理很简单，就是通过S0，S1两个pin脚来控制输出clock对输入clock的倍数，如下图红框部分：

引脚图如下：

S0和S1有三种状态：高，低和悬空（Float），输出倍数的真值表如下：

从中可以看到501A可以最大变频12倍。当然CPU中并没有用501A，单原理类似，通过控制S0和S1，我们就可以控制倍数关系。在芯片中CPU内核时钟域的倍频器也是由PLL组成。它的控制者就是CPU的主频管家：PCU。